


SEMICONDUCTOR LIGHT EMITTING ELEMENT**Publication number:** JP11177133**Publication date:** 1999-07-02**Inventor:** TSUTSUI TAKESHI; NAKADA SHUNJI; SONOBE MASAYUKI; ITO NORIKAZU**Applicant:** ROHM CO LTD**Classification:****- international:** *H01L33/00; H01S5/00; H01S5/042; H01S5/323; H01L33/00; H01S5/00; (IPC1-7): H01L33/00; H01S3/18***- european:****Application number:** JP19970338637 19971209**Priority number(s):** JP19970338637 19971209**Report a data error here****Abstract of JP11177133**

PROBLEM TO BE SOLVED: To provide a semiconductor light emitting element the breakage of which can be prevented even when a high voltage is impressed upon the element, by preventing concentration of high voltage to a boundary between a p-type layer and an n-type layer and its vicinity or electric fields to a sharp corner section of the element.

SOLUTION: A semiconductor light emitting element is composed of an n-type layer 3 and a p-type layer 5 which are laminated upon another for forming a light emitting layer and n- and p-side electrode 9 and 8 which are respectively electrically connected to the n- and p-type layers 3 and 5. In addition, a high-resistance layer section which can withstand high voltages is provided at the connecting section between the electrodes 9 and 8 or the part of the element other than the light emitting layer, such as the n-type layer 3 or p-type layer 5.



Data supplied from the esp@cenet database - Worldwide

(19) 日本国特許庁 (J P)

(12) 公開特許公報 (A)

(11) 特許出願公開番号

特開平11-177133

(43) 公開日 平成11年(1999) 7月2日

(51) Int.Cl.⁸

識別記号

F I

H 0 1 L 33/00

H 0 1 L 33/00

C

H 0 1 S 3/18

H 0 1 S 3/18

審査請求 未請求 請求項の数7 O L (全 6 頁)

(21) 出願番号 特願平9-338637

(22) 出願日 平成9年(1997)12月9日

(71) 出願人 000116024

ローム株式会社

京都府京都市右京区西院湊崎町21番地

(72) 発明者 筒井 毅

京都市右京区西院湊崎町21番地 ローム株式会社内

(72) 発明者 中田 俊次

京都市右京区西院湊崎町21番地 ローム株式会社内

(72) 発明者 園部 雅之

京都市右京区西院湊崎町21番地 ローム株式会社内

(74) 代理人 弁理士 河村 洸


最終頁に続く

(54) 【発明の名称】 半導体発光素子

(57) 【要約】

【課題】 たとえ半導体発光素子に高電圧が印加されても、その高電圧をp形層とn形層の境界近傍や、尖った角部に電界を集中させないようにして破壊を防止し得る半導体発光素子を提供する。

【解決手段】 発光層を形成すべく積層されるn形層3およびp形層5と、n形層3に電気的に接続して設けられるn側電極9と、p形層5に電気的に接続して設けられるp側電極8とからなり、電極の接続部、n形層、またはp形層のような発光層以外のところに高電圧を吸収し得る高抵抗層部が設けられている。



3 n形層 8 p側電極
5 p形層 9 n側電極
6 高抵抗層

【特許請求の範囲】

【請求項1】 発光層を形成すべく積層されるn形層およびp形層と、該n形層に電氣的に接続して設けられるn側電極と、前記p形層に電氣的に接続して設けられるp側電極とを備え、前記発光層以外のところに高電圧を吸収し得る高抵抗層部が設けられてなる半導体発光素子。

【請求項2】 前記n側電極およびp側電極の少なくとも一方の電極が設けられる側に不純物濃度の低い半導体層が挿入されることにより、前記高抵抗層部が形成されてなる請求項1記載の半導体発光素子。

【請求項3】 前記n形層およびp形層の少なくとも一方の不純物濃度が低くされることにより前記高抵抗層部が形成されてなる請求項1または2記載の半導体発光素子。

【請求項4】 前記n形層が0.2〜0.5 μ mと薄くされることにより、前記高抵抗層部が形成されてなる請求項1、2または3記載の半導体発光素子。

【請求項5】 前記p形層とp側電極との間に薄い金属層からなる電流拡散層が設けられ、該電流拡散層がスポット的に除去されて該電流拡散層が設けられるp形層の面積より小さく設けられることにより、前記高抵抗層部が形成されてなる請求項1、2、3または4記載の半導体発光素子。

【請求項6】 前記n形層に直接該n形層とオーミックコンタクトをする金属により小さい面積で第1の金属層が形成され、該第1の金属層の周囲にワイヤボンディングをするのに十分な面積の第2の金属層が設けられて前記n側電極が設けられることにより、前記第1の金属層と前記n形層との接触部に前記高抵抗層部が形成されてなる請求項1、2、3、4または5記載の半導体発光素子。

【請求項7】 絶縁性基板上に発光層を形成すべく積層されるn形層およびp形層を含む半導体積層部と、該半導体積層部に電流拡散層を介して設けられるp側電極と、前記電流拡散層および半導体積層部の一部がエッチングされて露出するn形層に設けられるn側電極とからなり、少なくとも前記電流拡散層の前記n側電極と平面的に見て対向する角部が円弧形状に形成されてなる半導体発光素子。

【発明の詳細な説明】

【0001】

【発明の属する技術分野】本発明は静電気などの高電圧の印加に対しても破壊しにくい半導体発光素子に関する。さらに詳しくは、とくに高電圧で破壊しやすいチッ化ガリウム系化合物半導体が用いられる青色系の半導体発光素子の静電気対策に関する。

【0002】

【従来の技術】たとえば青色系の半導体発光素子は、図9(a)にその発光素子チップ(以下、LEDチップと

いう)の一例の概略断面図が示されるように、サファイアからなる絶縁性の基板上にチッ化ガリウム系化合物半導体層が積層されて形成される。すなわち、サファイア基板21上にたとえばn形のGa_{0.9}N_{0.1}がエピタキシャル成長されたn形層(クラッド層)23と、バンドギャップエネルギーがクラッド層のそれよりも小さくなる材料、たとえばInGa_{0.9}N_{0.1}系(InとGaの比率が種々変わり得ることを意味する、以下同じ)化合物半導体からなる活性層24と、p形のGa_{0.9}N_{0.1}からなるp形層(クラッド層)25とからなり、その表面にNi-Auの合金層からなる電流拡散層27を介してp側電極28が設けられ、積層された半導体層の一部がエッチングされて露出するn形層23の表面にn側電極29が設けられることによりLEDチップが形成されている。

【0003】この構造のLEDチップはその平面図が図9(b)に示されるように、電流拡散層27が設けられ、p側電極28のない部分が発光エリアとなるため、その面積ができるだけ大きくなるように、パターンニング形状は角張った形状(A参照)に形成されている。

【0004】この構造で、p側電極28とn側電極29との間に順方向の電圧が印加されることにより、電流はp側電極28からp形層25に広がりながら活性層24を通してn形層23に進み、n形層23からn側電極に向かって流れる。この電流経路の活性層24部でキャリアが再結合して発光する。そのため、p側電極28とn側電極29との間の直列抵抗を小さくして低い駆動電圧により発光させられるように、p側電極28と電流拡散層27との接触部、p形層25、n形層23、およびn形層23とn側電極29との接触はそれぞれ抵抗が小さくなるように形成されている。なお、電流拡散層27は抵抗が小さくなり電流を十分に拡散させることができると共に、光が十分に透過するように薄く形成される。

【0005】

【発明が解決しようとする課題】しかし、発光素子として用いられるGaAs系やGaP系やチッ化ガリウム系などの化合物半導体では、静電気による高電圧や逆方向に印加される電圧に対して弱く、半導体層が破壊することがある。とくに、チッ化ガリウム系化合物半導体においては、その傾向が顕著である。このような高電圧が半導体発光素子に印加される場合、p形層25とn形層23との間に挟持される活性層24の部分が一番抵抗が大きく高電圧を負担して活性層部で導通などの破壊が生じることが多い。

【0006】また、図9(b)に示されるように、電流拡散層27やp形層25とn側電極29との平面的に見て対向する部分で、Aで示されるような尖った角部が存在するとその部分に電界が集中してその角部Aとn側電極29との間で絶縁破壊が生じることがある。

【0007】本発明はこのような状況に鑑みてなされたもので、たとえ半導体発光素子に高電圧が印加されて

も、その高電圧を活性層部や、尖った角部に電界が集中しないようにして破壊を防止し得る半導体発光素子を提供することを目的とする。

【0008】

【課題を解決するための手段】本発明による半導体発光素子は、発光層を形成すべく積層されるn形層およびp形層と、該n形層に電気的に接続して設けられるn側電極と、前記p形層に電気的に接続して設けられるp側電極とを備え、前記発光層以外のところに高電圧を吸収し得る高抵抗層部が設けられている。

【0009】高抵抗層部の具体的構造は、前記n側電極およびp側電極の少なくとも一方の電極が設けられる側に不純物濃度の低い半導体層が挿入されたり、前記n形層およびp形層の少なくとも一方の不純物濃度が低くされたり、前記n形層が0.2~0.5 μm と薄くされることにより、前記高抵抗層部が形成されてもよい。また、前記p形層とp側電極との間に薄い金属層からなる電流拡散層が設けられ、該電流拡散層がスポット的に除去されて該電流拡散層が設けられるp形層の面積より小さく設けられることにより、前記高抵抗層部が形成されてもよく、さらに前記n形層に直接該n形層とオーミックコンタクトをする金属により小さい面積で第1の金属層が形成され、該第1の金属層の周囲にワイヤボンディングをするのに十分な面積の第2の金属層が設けられて前記n側電極が設けられることにより、オーミック接触の面積を小さくして前記第1の金属層とn形層との間に前記高抵抗層部が形成されてもよい。

【0010】本発明の半導体発光素子の他の形態は、絶縁性基板上に発光層を形成すべく積層されるn形層およびp形層を含む半導体積層部と、該半導体積層部に電流拡散層を介して設けられるp側電極と、前記電流拡散層および半導体積層部の一部がエッチングされて露出するn形層に設けられるn側電極とからなり、少なくとも前記電流拡散層の前記n側電極と平面的に見て対向する角部が円弧形状に形成されている。

【0011】窒化ガリウム系化合物半導体からなる青色系の半導体発光素子が高電圧により破壊しやすいため、本発明はとくに窒化ガリウム系化合物半導体からなる発光素子に対して効果が大きい。ここに窒化ガリウム系化合物半導体とは、III族元素のGaとV族元素のNとの化合物またはIII族元素のGaの一部がAl、Inなどの他のIII族元素と置換したものおよび/またはV族元素のNの一部がP、Asなどの他のV族元素と置換した化合物からなる半導体をいう。

【0012】

【発明の実施の形態】つぎに、図面を参照しながら本発明の半導体発光素子について説明をする。

【0013】本発明の半導体発光素子は、その一実施形態の青色系LEDチップの断面説明図が図1に示されるように、たとえばサファイア(Al_2O_3 単結晶)など

からなる基板1の表面に、Ga_xN_{1-x}からなる低温バッファ層2が0.01~0.2 μm 程度、クラッド層となるn形層3が1~5 μm 程度、InGa_xN_{1-x}系(InとGaの比率が種々変わり得ることを意味する、以下同じ)化合物半導体からなる活性層4が0.05~0.3 μm 程度、p形のAlGa_xN_{1-x}系(AlとGaの比率が種々変わり得ることを意味する、以下同じ)化合物半導体層5aおよびGa_xN_{1-x}層5bからなるp形層(クラッド層)5が0.2~1 μm 程度、さらにその上に不純物濃度が $2 \times 10^{15} \sim 8 \times 10^{16} \text{ cm}^{-3}$ 程度の不純物濃度が低いp形Ga_xN_{1-x}層からなる高抵抗層6が0.1~0.5 μm 程度、それぞれ順次積層されて、その表面に電流拡散層7を介してp側電極8が形成されている。なお、n形層3の不純物濃度は、 $2 \times 10^{18} \sim 8 \times 10^{18} \text{ cm}^{-3}$ 程度で、p形層5の不純物濃度は、 $2 \times 10^{17} \sim 8 \times 10^{17} \text{ cm}^{-3}$ 程度に形成されている。また、積層された半導体層3~5の一部が除去されて露出するn形層3にn側電極9が設けられることにより形成されている。すなわち、図1に示される例では、p形層5のp側電極8側に不純物濃度が低いp形Ga_xN_{1-x}からなる高抵抗層6が設けられていることに特徴がある。

【0014】高抵抗層6は、たとえばp形クラッド層より不純物濃度が1~2桁ほど低く、抵抗としてはp形クラッド層5の100倍程度になるように形成されている。この高抵抗層6は、n形層3、活性層4、p形層5の積層に続いて、たとえばMOCVD法により連続的に成膜することができるため、大きな工数増にはならない。

【0015】この高抵抗層6の表面にAu-Ni合金などからなる電流拡散層7を介してp側電極8が形成されている。また、積層された半導体層3~6および電流拡散層7の一部が除去されて露出するn形層3にn側電極9が設けられている。

【0016】つぎに、図1に示される半導体発光素子の製法について説明をする。有機金属化合物気相成長法(MOCVD法)により、キャリアガス H_2 と共にトリメチルガリウム(TM₃G)、アンモニア(NH_3)などの反応ガスおよびn形にする場合のドーパントガスとしてのSiH₄などを供給して、まず、たとえばサファイアからなる絶縁基板1上に、たとえば400~600℃程度の低温で、Ga_xN_{1-x}層からなる低温バッファ層2を0.01~0.2 μm 程度、600~1200℃程度の高温にして同じ組成でn形のn形層(クラッド層)3を1~5 μm 程度成膜する。さらにドーパントガスを止めて、反応ガスとしてトリメチルインジウム(TM₃In)を追加し、InGa_xN_{1-x}系化合物半導体からなる活性層4を0.05~0.3 μm 程度成膜する。

【0017】ついで、反応ガスのTMIをトリメチルアルミニウム(以下、TMAという)に変更し、ドーパントガスとしてシクロペンタジエニルマグネシウム(Cp

2 Mgという)またはジメチル亜鉛(DMZn)を導入して、p形のAlGaIn系化合物半導体層5aを0.1~0.5 μ m程度、さらに再度反応ガスをTMAを止めてp形のGaIn層5bを0.1~0.5 μ m程度それぞれ積層し、p形層5を形成する。そして、ドーパントガスの流量を少なくしてさらにGaInを0.1~0.5 μ m程度同様に積層し、不純物濃度が $2 \times 10^{15} \sim 8 \times 10^{16} \text{ cm}^{-3}$ 程度の高抵抗層6を設ける。

【0018】その後、p形ドーパントの活性化のため、400~800℃程度で5~15分程度のアニールを行い、たとえばNiおよびAuを蒸着してシンターすることにより電流拡散層7を2~100nm程度形成する。ついで、表面にSiNなどの保護膜を設け、n側電極を形成するためn形層3が露出するように、積層された半導体層の一部を塩素ガスなどによる反応性イオンエッチングによりエッチングをする。

【0019】つぎに、露出したn形層3の表面にn側電極9の金属のTiおよびAlをそれぞれ0.1 μ m程度と0.3 μ m程度づつ真空蒸着などにより成膜し、さらにp側電極のために図示しないSiNなどの保護膜の一部を除去して露出した電流拡散層7上にAuまたはNiとAuをそれぞれ真空蒸着し、上部電極8および下部電極9を形成する。なお、金属膜の形成後、300~500℃程度で5~15分程度シンターする場合もある。その結果、図1に示される半導体発光素子が得られる。これらの電極はリフトオフ法により形成される。

【0020】本発明によれば、p側電極8とn側電極9との間に高抵抗層6が設けられている。そのため、LEDチップに高電圧が印加された場合でも、その高電圧の大きな部分は高抵抗層6により負担される。高抵抗層6はp形層だけであるため、高電圧が印加されても絶縁破壊やpn接合が破壊されることはない。一方、活性層4部分もノンドープなどにより形成される場合には抵抗が大きくなるが、その厚さが非常に薄いので、負担する電圧も非常に低くなり、p形層5とn形層3との接合部が破壊することがなく、LEDチップの破壊を防止することができる。

【0021】図2に示される例は、p形層5のAlGaIn系化合物半導体層5aとGaIn層5bとの間に図1と同様の不純物濃度が低い高抵抗層6が設けられている。このp形層5の内部に設けられることにより、p形層と電流拡散層とのオーミック性がよくなるという効果がある。また、この構成は図1の高抵抗層6の上にさらに不純物濃度が高いGaIn層を設ける構造にしても同様である。

【0022】図3に示される例は、新たに高抵抗層が設けられるのではなく、p形層5のAlGaIn系化合物半導体層5aが、不純物濃度が $2 \times 10^{15} \sim 8 \times 10^{16} \text{ cm}^{-3}$ 程度と低い濃度に形成されて、高抵抗層6とされていることに特徴がある。他のn形層3やGaIn層5bの

不純物濃度は図1に示される例と同様である。この構造にしても、p形層5内に高電圧を負担する層が形成されて、活性層4近傍でのpn接合部の破壊を防止することができる。

【0023】図4に示される例は、n形層3の電極9が設けられる側に不純物濃度が $2 \times 10^{16} \sim 2 \times 10^{17} \text{ cm}^{-3}$ 程度と低いn形GaInからなる高抵抗層6が設けられている。すなわち図1~2に示される例はp形層に高抵抗層6が設けられていたが、n形層3側に設けられていても同様の効果を奏する。

【0024】図5に示される例は、n形層3を非常に薄くして高抵抗層6を形成したもので、その他の構造は従来と同様の構成である。すなわち、n形層3は通常は1~5 μ m程度形成されるのであるが、0.2~0.5 μ mの厚さに形成されたものである。その結果、p形層5から流れてくる電流がn側電極9に流れる経路が細くなり、抵抗成分が大きくなる。したがって、高抵抗層6として作用し、高電圧が両電極8、9間に印加された場合その高電圧を負担する層として作用する。

【0025】図6に示される例は、電流拡散層7に部分的にスポット状の電流拡散層が欠如された部分7aを設け、抵抗成分を大きくすることにより、高抵抗層6としたものである。この電流拡散層7は、Au-Ni合金などからなり、金属であるため抵抗成分は小さいが、前述のように、活性層4で発光した光を透過させる必要があるため、非常に薄く(2~100nm程度)形成されている。したがって、部分的に切欠部が設けられることにより、電流経路が狭くなり、抵抗成分が大きくなって高抵抗層として機能する。

【0026】図7に示される例は、n側電極9をたとえばTi-Alからなるn形GaInとオーミックコンタクトをとりやすい金属の第1層9aと、金線などのワイヤボンディングをしやすいAuなどからなる第2層9bとからなっており、第1層9aの面積を小さくしてn形層3の接触面積を小さくし、ワイヤボンディングに必要な面積を第2層9bにより確保したものである。第2層9bのAuなどはn形GaIn層とオーミック接触をとることができないため、抵抗は大きく、第1層9aとの接触抵抗が大きくなる分、直列抵抗が大きくなる。すなわち、n側電極9が高抵抗層6の機能を果たす。

【0027】図8は本発明の半導体発光素子の他の実施形態の説明図で、半導体発光素子の両電極間に高電圧が印加された場合に前述のp形層5とn形層3との境界近くで破壊されやすい他に、p側電極8とn側電極9との間で電界の集中しやすい部分で放電して絶縁破壊を生じやすいという性質がある。図8に示される例は、従来の電流拡散層7やp形層5がエッチングされて角部がエッジ状になっているとn側電極9との間で放電しやすいことに鑑みてなされたもので、エッチング端部のn側電極9に面する部分のエッジが尖らない形状に形成されるこ

とにより、放電を防止するものである。n側電極9に面する部分以外の角部は円弧形状に形成されていなくてもよい。

【0028】この構造にすることにより、静電気などの高電圧が印加されても、n側電極と対向するp側電極側の電流拡散層やp形層との間の放電を防止して絶縁破壊を防止することができる。前述の電極はp形層もしくはn形層の高抵抗層を設けることと併用することにより、半導体発光素子の高電圧により破壊されやすい部分を保護することができる。

【0029】

【発明の効果】本発明によれば、静電気などの印加に対しても、p形層とn形層との境界部の高電圧に弱い部分や電極との対向部に放電しやすい部分が保護され、その耐性が強くなる。その結果、信頼性の高い半導体発光素子が得られる。

【図面の簡単な説明】

【図1】本発明の半導体発光素子の一実施形態の断面説

明図である。

【図2】図1の変形例の断面説明図である。

【図3】図1の変形例の断面説明図である。

【図4】図1の変形例の断面説明図である。

【図5】図1の変形例の断面説明図である。

【図6】図1の変形例の断面説明図である。

【図7】図1の変形例の断面説明図である。


【図8】本発明の半導体発光素子の他の実施形態の断面説明図である。

【図9】従来のGaN系化合物半導体を用いた半導体発光素子の断面説明図である。

【符号の説明】


- | | |
|---|------|
| 3 | n形層 |
| 5 | p形層 |
| 6 | 高抵抗層 |
| 8 | p側電極 |
| 9 | n側電極 |

【図1】




- | | | | |
|---|------|---|------|
| 3 | n形層 | 8 | p側電極 |
| 5 | p形層 | 9 | n側電極 |
| 6 | 高抵抗層 | | |


【図2】




【図3】




【図4】




【図5】




【図6】




【図7】



【図8】



【図9】



フロントページの続き

(72)発明者 伊藤 範和
京都市右京区西院溝崎町21番地 ローム株
式会社内